diff options
Diffstat (limited to 'include/dt-bindings/gpio/tegra186-gpio.h')
| -rw-r--r-- | include/dt-bindings/gpio/tegra186-gpio.h | 72 |
1 files changed, 37 insertions, 35 deletions
diff --git a/include/dt-bindings/gpio/tegra186-gpio.h b/include/dt-bindings/gpio/tegra186-gpio.h index af0d9583be7..83a19dc7edc 100644 --- a/include/dt-bindings/gpio/tegra186-gpio.h +++ b/include/dt-bindings/gpio/tegra186-gpio.h @@ -1,5 +1,7 @@ /* SPDX-License-Identifier: GPL-2.0 */ /* + * Copyright (c) 2016, NVIDIA CORPORATION. + * * This header provides constants for binding nvidia,tegra186-gpio*. * * The first cell in Tegra's GPIO specifier is the GPIO ID. The macros below @@ -14,44 +16,44 @@ #include <dt-bindings/gpio/gpio.h> /* GPIOs implemented by main GPIO controller */ -#define TEGRA186_MAIN_GPIO_PORT_A 0 -#define TEGRA186_MAIN_GPIO_PORT_B 1 -#define TEGRA186_MAIN_GPIO_PORT_C 2 -#define TEGRA186_MAIN_GPIO_PORT_D 3 -#define TEGRA186_MAIN_GPIO_PORT_E 4 -#define TEGRA186_MAIN_GPIO_PORT_F 5 -#define TEGRA186_MAIN_GPIO_PORT_G 6 -#define TEGRA186_MAIN_GPIO_PORT_H 7 -#define TEGRA186_MAIN_GPIO_PORT_I 8 -#define TEGRA186_MAIN_GPIO_PORT_J 9 -#define TEGRA186_MAIN_GPIO_PORT_K 10 -#define TEGRA186_MAIN_GPIO_PORT_L 11 -#define TEGRA186_MAIN_GPIO_PORT_M 12 -#define TEGRA186_MAIN_GPIO_PORT_N 13 -#define TEGRA186_MAIN_GPIO_PORT_O 14 -#define TEGRA186_MAIN_GPIO_PORT_P 15 -#define TEGRA186_MAIN_GPIO_PORT_Q 16 -#define TEGRA186_MAIN_GPIO_PORT_R 17 -#define TEGRA186_MAIN_GPIO_PORT_T 18 -#define TEGRA186_MAIN_GPIO_PORT_X 19 -#define TEGRA186_MAIN_GPIO_PORT_Y 20 -#define TEGRA186_MAIN_GPIO_PORT_BB 21 -#define TEGRA186_MAIN_GPIO_PORT_CC 22 +#define TEGRA_MAIN_GPIO_PORT_A 0 +#define TEGRA_MAIN_GPIO_PORT_B 1 +#define TEGRA_MAIN_GPIO_PORT_C 2 +#define TEGRA_MAIN_GPIO_PORT_D 3 +#define TEGRA_MAIN_GPIO_PORT_E 4 +#define TEGRA_MAIN_GPIO_PORT_F 5 +#define TEGRA_MAIN_GPIO_PORT_G 6 +#define TEGRA_MAIN_GPIO_PORT_H 7 +#define TEGRA_MAIN_GPIO_PORT_I 8 +#define TEGRA_MAIN_GPIO_PORT_J 9 +#define TEGRA_MAIN_GPIO_PORT_K 10 +#define TEGRA_MAIN_GPIO_PORT_L 11 +#define TEGRA_MAIN_GPIO_PORT_M 12 +#define TEGRA_MAIN_GPIO_PORT_N 13 +#define TEGRA_MAIN_GPIO_PORT_O 14 +#define TEGRA_MAIN_GPIO_PORT_P 15 +#define TEGRA_MAIN_GPIO_PORT_Q 16 +#define TEGRA_MAIN_GPIO_PORT_R 17 +#define TEGRA_MAIN_GPIO_PORT_T 18 +#define TEGRA_MAIN_GPIO_PORT_X 19 +#define TEGRA_MAIN_GPIO_PORT_Y 20 +#define TEGRA_MAIN_GPIO_PORT_BB 21 +#define TEGRA_MAIN_GPIO_PORT_CC 22 -#define TEGRA186_MAIN_GPIO(port, offset) \ - ((TEGRA186_MAIN_GPIO_PORT_##port * 8) + offset) +#define TEGRA_MAIN_GPIO(port, offset) \ + ((TEGRA_MAIN_GPIO_PORT_##port * 8) + offset) /* GPIOs implemented by AON GPIO controller */ -#define TEGRA186_AON_GPIO_PORT_S 0 -#define TEGRA186_AON_GPIO_PORT_U 1 -#define TEGRA186_AON_GPIO_PORT_V 2 -#define TEGRA186_AON_GPIO_PORT_W 3 -#define TEGRA186_AON_GPIO_PORT_Z 4 -#define TEGRA186_AON_GPIO_PORT_AA 5 -#define TEGRA186_AON_GPIO_PORT_EE 6 -#define TEGRA186_AON_GPIO_PORT_FF 7 +#define TEGRA_AON_GPIO_PORT_S 0 +#define TEGRA_AON_GPIO_PORT_U 1 +#define TEGRA_AON_GPIO_PORT_V 2 +#define TEGRA_AON_GPIO_PORT_W 3 +#define TEGRA_AON_GPIO_PORT_Z 4 +#define TEGRA_AON_GPIO_PORT_AA 5 +#define TEGRA_AON_GPIO_PORT_EE 6 +#define TEGRA_AON_GPIO_PORT_FF 7 -#define TEGRA186_AON_GPIO(port, offset) \ - ((TEGRA186_AON_GPIO_PORT_##port * 8) + offset) +#define TEGRA_AON_GPIO(port, offset) \ + ((TEGRA_AON_GPIO_PORT_##port * 8) + offset) #endif |